Elektrotekno.com Ana Sayfa || Staj defterleri, Deney Raporları, Ders Notları || Deney raporları


PLL (phase locked loop) [deney anlatımı]

Kayıt: 16 Ağu 2005
Mesajlar: 3931

Offline
admin
Tarih: 16 01 2006 16:36

FAZ KİLİTLEMELİ ÇEVRİM TEKNİĞİ (PHASE LOCKED LOOP)
PLL, basit anlatımla kapalı döngülü bir frekans kontrol sistemidir. Özellikle tüm devre teknolojisinin getirdiği boyut ve
maliyet avantajları sayesinde bu çevrim tekniği haberleşme ve endüstriyel elektronik alanlarında yaygın olarak kullanılır hale
gelmiştir. PLL tekniği 1940’lı yıllarda süperhetorodin alıcılarda kullanılan local osilatörlerin kararlılığının sağlanması amacı
ile geliştirilmiştir. Günümüzde PLL tekniği, kararlı frekans sentezleyiciler yanında FM demodülatörler, stereo demodülatörler
ve ton kod çözücülerde de kullanılmaktadır. PLL tekniğinin blok şeması şekil 1’de verilmiştir.
Şekil 1
Şekil 1’deki PLL yapısında, VVCO gerilimine bağlı olarak fVCO frekansında işaret üreten gerilim kontrollü osilatör (VCO),
belirlenen bir fi frekanslı işaret ile VCO tarafından üretilen işaretin fazlarının (dolayısı ile frekanslarının) karşılaştırıldığı ve
karşılaştırma sonucuna göre bir hata işaretinin üretildiği faz karşılaştırma devresi ve bir alçak geçiren süzgeç bulunmaktadır.
Bu yapıya gerekli görülmesi halinde kesikli çizgiler ile ifade edilen frekans bölücü devreleri de eklenebilir. Şekil 1’de
gösterilen PLL sistemi analog veya sayısal olarak oluşturulabilir. Ancak son yıllarda gelişen tüm devre teknolojisinden dolayı
artık analog PLL sistemleri kullanılmamaktadır.
1. PLL Sisteminin Yapıları :
a. VCO :
Şekil 1’de gösterilen yapıdaki VCO modülünde, VVCO dc gerilimine bağlı olarak fVCO frekanslı bir işaret üretilmektedir.
VCO yapıları içerisinde bobin ve transistor elemanları çokça kullanıldığından ürettikleri işaretin kararlılığı yüksek seviyelerde
bulunmamaktadır. Basit bir VCO devresi şekil 2’de verilmiştir.
Şekil 2
Devrenin salınım frekansını L1,C1,C2 ve D1 varikap (varaktör) diyodu belirlemektedir. Varikap diyotlar, üzerlerine
uygulanan ters öngerilimleme değerlerine bağlı olarak kapasite etkisi gösteren elemanlardır. Aslında bütün diyotlar ters
öngerilimlemede kapasite etkisi gösterirler. Ama delinme gerilimlerinin değerleri nedeni ile istenilen kapasite değerlerini
sağlamaları zordur. Şekil 2’deki devrede bulunan geribeslemenin rezonans frekansı, VCO’nun çıkışında üretilen işaretin
frekansını belirlemektedir. Devrede kullanılan transistorün sıcaklığa bağlı olarak parametrelerinin değişebilmesi ve devredeki
bobinlerin değerlerindeki olası değişimler, devrenin rezonans frekansını ve dolayısıyla çıkış işaretinin frekansını
değiştirecektir. Oluşan ani değişimi düzeltmek için devreye uygulanan VVCO geriliminin de belirlenen oranda tekrar
düzenlenmesi gerekmektedir. VVCO gerilimindeki yapılan düzenleme D1 varikap diyodunun gösterdiği kapasite etkisini
değiştireceğinden devrenin rezonans frekansını da tekrar eski değerine getirecektir.

Kararlılığına emin olduğumuz bir işaret ile VCO tarafından üretilen işaretin karşılaştırma devresi tarafından kontrol edilerek
gerektiğinde VCO devresine uygulanan VVCO geriliminin bir hata çıkışı ile düzenlenmesi ilkesi PLL çevrim tekniğinin
temelini oluşturmaktadır.
b. Faz Karşılaştırma Devresi :
Faz karşılaştırma devresi, girişine uygulanan iki işaret arasındaki faz farkına bağlı olarak bir çıkış işareti üretir. Tüm devre
PLL yapılarında kullanılan devre tasarımında genel olarak iki tür faz karşılaştırma devresi ile karşılaşılmaktadır. Bunlar
anahtarlamalı faz dedektörleri (switched type) ve ardışıl faz dedektörleri (sequential type) başlıkları altında toplanabilir.
Ardışıl faz dedektörü yapısı tek bir EX-OR elemanından oluşmaktadır. Ardışıl faz dedektörü çıkışında girişteki iki işaretin
EX-OR formu gözlemlenmektedir. Şekil 3’de Ardışıl faz dedektörünün şeması ve doğruluk tablosu verilmiştir. Anahtarlamalı
faz dedektörlerinin yapısı ardışıl faz dedektörüne göre daha karmaşıktır. Anahtarlamalı faz dedektörü çıkışında üretilen hata
işareti basamak fonksiyonu şeklindedir ve alçak geçiren filtre çıkışlarında istenilen VVCO gerilimini oluşturması zordur.


Reklamlar

1 Kullanıcı bu konu için admin arkadaşımıza teşekkür ettiler




PLL (phase locked loop) [deney anlatımı]


Benzer Konular
- wincc flexible konu anlatımı
- pıc18f2550 ve pıc18f4550 deney seti
- YTÜ elektronik lab deney raporları

- Elektrik makinaları ve tas. lab. [Deney föyü]

- YTÜ Elektrik Devre Temelleri Laboratuvarı Deney Raporları
- sakarya üniv.elektrik tesis lab deney 1 ve deney 3 raporu
- Dijital elektronik deney raporu
- Karadeniz Teknik Üniversitesi Mikro Lab deney föyleri
- asenkron motor kumanda teknikleri ekts programının anlatımı

- Elektronik Devreler Laboratuvarı II Deney Föyleri - Uludağ Üniversitesi - Türkçe

- Elektronik Devreler Laboratuvarı I Deney Föyleri - Uludağ Üniversitesi - Türkçe

Sitemize üyelik ve içeriğin indirilmesi tamamen ücretsizdir. Sitemizde paylaşılan tüm dokümanlar (Tezler, makaleler, ders notları, sınav soru cevaplar, projeler) paylaşımcıların bireysel çalışmaları olup telif hakları kendilerine aittir ya da açık bir şekilde kamusal alana yerleştirilmiş dokümanların birer kopyalarıdır. Kişilerin bireysel çalışmalarını sitemizde yüklemesinde, sitemizde paylaşıma teşvik eden puanlama sisteminin de etkisi büyüktür. Bunlara rağmen hala size ait olan ve burada bulunmasına izin vermediğiniz dokümanlar varsa iletişim bölümünden yöneticilere bildirmeniz durumunda derhal silineceklerdir.
Powered by phpBB | Translated by phpBB Turkiye | Ads by Google Adsense | Design by Crazy Bat based
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72