Elektronik ve Teknoloji Merkezi Elektrotekno.com
Elektronik ve Teknoloji Merkezi




Click here to go to the original topic

Elektrotekno.com Ana Sayfa Sınav, problem soru-cevapları
Yazar Mesaj
maviizi
Tarih: 15.11.2007, 13:17 Mesaj konusu: Lojik Deneyleri - 9 adet - 32 sayfa

DENEY 1: LOJİK KAPILARIN LOJİK GERİLİM SEVİYELERİ
Genel Bilgiler:
Bir giriş ve bir çıkışlı en basit lojik kapı olan DEĞİL (NOT) kapısı çıkışında girişinin
tümleyenini verir. Şekil 1.1.a’da DEĞİL kapısının lojik sembolü ve 1.1.b’de ise,
doğruluk tablosu görülmektedir.
(a) lojik sembolü (b) doğruluk tablosu
Şekil 1.1 DEĞİL lojik kapısı
Şekil 1.2.a’da görüldüğü gibi teorik olarak DEĞİL kapısının girişine lojik 0(1)’a
karşı düşen gerilim uygulandığında, çıkışında lojik 1(0)’e karşı düşen bir gerilim
gözlenir. Fakat pratikte, girişte ve çıkışta görülecek gerilim seviyeleri kapı yapımında
kullanılan teknolojiye bağlı olarak değişir. Örnek olarak TTL (Tranzistor Tranzistor
Logic) teknolojisi ile yapılmış bir DEĞİL kapısı için gerilim seviyeleri Şekil 1.2.b’de
gösterilmiştir.
(a) İdeal lojik gerilim seviyeleri (b) Pratikteki lojik gerilim seviyeleri
Şekil 1.2 DEĞİL kapısının lojik gerilim seviyeleri
Buna göre kritik gerilim seviyeleri ;
VIH : Girişin lojik 1 olarak algılanabilmesi için uygulanması gereken en küçük
gerilim seviyesi,
VIL : Girişin lojik 0 olarak algılanabilmesi için uygulanması gereken en büyük
gerilim seviyesi,
VOH : Çıkışın lojik 1 olarak değerlendirilebilmesi için gözlenmesi gereken en küçük
gerilim seviyesi,
VOL : Çıkışın lojik 0 olarak değerlendirilebilmesi için gözlenmesi gereken en büyük
gerilim seviyesidir.
(VIH-VIL), (VOH-VOL) gerilim aralıkları sırasıyla girişler ve çıkışlar için belirsiz olan
aralıklardır.


Elektrotekno.com Ana Sayfa Sınav, problem soru-cevapları
1. sayfa (Toplam 1 sayfa)

Lojik Deneyleri - 9 adet - 32 sayfa

Gizlilik Politikası

PLC programming